Die Versionen der vor Version 4.1 veröffentlichten Quartus II Software verwendeten vordefinierte Lastkapazität ohne Null für die Zeitanalyse (z. B. eine 10-pF-Last für LVTTL-Ausgabe). Diese vordefinierten Kapazitätswerte enthalten keine mögliche Mainboardstruktur und Empfängerlasten, daher war die Timing-Analyse weniger genau, als wenn das tatsächliche Laden auf die Quartus II Software angegeben wurde.
In der Quartus II Software Version 4.1 verwenden Stratix II und Cyclone II Geräte neue Zeitablaufmodelle mit einer Standardauslastung von 0 pF für jeden I/O-Standard, mit Ausnahme von PCI und PCI-X (beide 10 pF). Das Laden der Ausgabestifte wirkt sich nur auf das Timing der Takt-zu-Ausgabe (tCO) und nicht auf die I/O-Leistung aus. Simulieren Sie die Verzögerungszeit des Mainboards für Ihr Design, einschließlich Mainboardstruktur und Empfängerlasten. Wenn Sie das Timing nicht simulieren möchten, bietet die Quartus II Software Version 4.1 Verzögerungs-Adder für verschiedene kapacitive Lasten bei verschiedenen I/O-Standards. Das Laden der Ausgabe kann in der Quartus II Software mit der Logikoption "Output Pin Loading" angegeben werden.