Aufgrund des internen EMIF-IP-Zugriffs auf den MMR-Resister in der Kalibrierungsphase kann diese lese gültige Behauptung vom MMR-Slave-Port aus gesehen werden. Dieses Verhalten verursacht das Aufhängen des Zugriffs, wenn der Benutzer den MMR-Slave-Port und Avalon MM-Master über die Avalon-MM-Taktüberbrückung verbindet.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.