Artikel-ID: 000076852 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.06.2017

Warum ist der Parameter "Use core PLL reference clock connection" im PHYLite IP Parameter Editor nicht verfügbar?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • PHY Lite für parallele Schnittstellen Intel® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Ab Version 17.0 der Quartus® Prime Software unterstützt die PHYLite IP den Kern-PLL-Referenztakt nicht. Der PHYLite PLL-Referenztakt muss mit einem dedizierten Referenz-Taktstift verbunden sein.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.