Artikel-ID: 000076833 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.07.2020

Warum verhält sich meine Intel® P-Tile Avalon®-ST für PCI Express* IP RX Schnittstelle je nach Reset-Bedingung anders?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-ST Intel® Stratix® 10 Hard IP für PCI Express*
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die Intel® P-Tile Avalon®-ST für PCI Express* IP implementiert ein deskew-Modul in der FPGA Fabric, um seitenseitige Pakete, die von der Embedded Multi-Die Interconnect Bridge (EMIB) Schnittstelle stammen, neu zu erhalten. Das Deskew-Modul hat ein Reset-Problem, das zu Fehleinstellungen auf der Avalon-ST RX-Schnittstelle führen kann.

    Lösung

    Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 20.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ 7 FPGAs und SoC-FPGAs der F-Reihe
    Intel® Stratix® 10 DX FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.