Artikel-ID: 000076831 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.10.2020

Warum schlägt die E-Tile 100G Ethernet Dynamic Reconfiguration Design Beispielgeneration sowohl für die Intel Agilex® 7 FPGA als auch für die Intel® Stratix®10 FPGA Geräte fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Niedrige Latenz 100G Ethernet Intel® FPGA IP für Arria® 10 und Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems mit der Intel® Quartus® Prime Pro Edition Software Version 20.1 schlägt die E-Tile Hard IP for Ethernet 100G Dynamic Reconfiguration Design Generation sowohl für die Intel Agilex® 7 FPGA als auch für die Intel® Stratix®10 FPGA Geräte fehl.

     

     

    Lösung

    In Version 20.1 der Intel® Quartus® Prime Pro Edition Software besteht keine Problemumgehung.

    Dieses Problem wurde in der Version 20.2 der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Intel® Stratix® 10 DX FPGA
    Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.