Artikel-ID: 000076828 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.12.2022

Warum behaupten "rg_overflow" bei der Verwendung der 100G-Interlaken-Intel® FPGA IP auf den Intel® Arria®10 Geräten?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Intel® FPGA IP 100G Interlaken IP-ILKN/100G
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund einer falschen Standardparametereinstellung im 100G Interlaken Intel® FPGA IP auf den Intel® Arria® 10 Geräten rg_overflow behaupten, wenn Sie rx_user_clk mit einem 300-MHz-Takt mit 12,5 Gbit/s Datenrate verbinden.

Lösung

Um dieses Problem mit der Intel® Quartus® Prime Software zu beheben, ändern Sie die Datei /.v wie folgt:

Ändern von:

. FAMILIE ("Arria 10"),
. RXFIFO_ADDR_WIDTH (12),
. NUM_LANES (12),

Ändern Sie zu:

. FAMILIE ("Arria 10"),
. RXFIFO_ADDR_WIDTH (13),
. NUM_LANES (12),

 

Wenn die IP erneut erstellt wird, werden die geänderten Dateiänderungen überschrieben und müssen erneut bearbeitet werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs
เอฟพีจีเอ Intel® Arria® 10 GX
Intel® Arria® 10 GT SoC-FPGA
เอฟพีจีเอ Intel® Arria® 10 GT

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.