Artikel-ID: 000076824 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.07.2020

Warum kann der DisplayPort Intel® FPGA IP kein Video ausgeben, wenn das MSA-Feld (Vtotal of Main Stream Attribute) eine Breite von mehr als 13 Bit hat?

Umgebung

    Intel® Quartus® Prime Standard Edition
    Intel® Quartus® Prime Pro Edition
    DisplayPort* Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund eines Problems in Version 14.0 und neuer der Intel® Quartus® Prime Software bleiben die DisplayPort-Intel® FPGA IP Pixel Clock Recovery Interface Hsync - und Vsync-Signale niedrig, wenn die unten stehende Bedingung erfüllt ist:

  • Videoauflösung mit MSA-Feld ( Vtotal Main Stream Attribute) mit einer Breite von mehr als 13 Bit oder 8191 im Videoformat.
Lösung

Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Version 20.1 Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 6 Produkte

เอฟพีจีเอ Intel® Cyclone® 10 GX
Stratix® V FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs
Cyclone® V FPGAs und SoC FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs
Arria® V FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.