Artikel-ID: 000076807 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 10.05.2013

offset_cancellation_reset Signal wird nicht mit reconfig_clk im IP-Compiler für PCI Express Stratix IV Chaining DMA-Beispieldesign synchronisiert

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Das offset_cancellation_reset Signal im Stratix IV-Chaining-DMA-Beispieldesign für den IP-Compiler für PCI Express wird mit Änderungen im reconfig_clk_locked Signal synchronisiert und nicht auf die reconfig_clk Uhr. In der Folge werden die SERDES kann gelegentlich falsch funktionieren.

    Lösung

    Dieses Problem hat keine Problemumgehung.

    Dieses Problem wird in einer zukünftigen Version des IP-Compilers behoben für PCI-Express-Chaining-DMA-Beispiel.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® IV FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.