Warum geltend macht der Intel® Stratix®10 MX HBM2-Controller das AXI RVALID-Signal erst geltend, wenn AXI RREADY von der Benutzeroberfläche bestätigt wird?

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 19.4 und früher geltend macht die Intel Stratix® 10 MX HBM2 IP das axi___rvalid Signal erst geltend, wenn das axi___rready Signal von der Benutzeroberfläche bestätigt wird.

Beachten Sie, dass und sich auf die Kanal- bzw. die Kanalnummer beziehen.

Für die Intel® Quartus® Prime Pro Edition Software Version 19.3 und früher können Sie dieses Problem beheben, indem Sie die Datei altera_axi_ufi_soft_logic.sv öffnen und Folgendes ändern:

(ab Zeile 423:)

Zuweisen ufi_rready = PHY_THROTTLE_RDATA_BRESP?

(rready &rdata_fifo_almost_empty): rready;   Bevor

     (rdata_fifo_almost_empty): rready;                    Nach

generieren, wenn (PHY_THROTTLE_RDATA_BRESP) beginnen

assign rvalid = (rready & ~rdata_fifo_empty);  Bevor

    assign rvalid = (~rdata_fifo_empty);                  Nach

Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel Quartus Prime Pro Edition Software behoben.