Fehler (10198): Verilog HDL-Fehler bei altpciexpav_stif_a2p_vartrans.v(145): Die Teilauswahl-Richtung ist gegenüber der Präfix-Index-Richtung
Fehler (10784): HDL-Fehler bei altpciexpav_stif_a2p_vartrans.v(65): siehe Deklaration für Objekt "AdTrWriteData_i"
Fehler (12152): Die Benutzerhierarchie "fam_system_altera_pcie_a10_hip_170_qrwnsly:pcie_avmm_m|altpciexpav_stif_app:g_avmm.g_avmm.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans" kann nicht geändert werden.
Aufgrund einer Einschränkung im Intel® Arria® 10 FPGA Avalon® Memory Mapped PCIe Hard IP kann dieser Fehler während der Kompilierung auftreten, wenn in den Avalon Memory Mapped Settings die folgenden Parameter ausgewählt sind:
- Avalon Memory Mapped Adressbreite auf 32-Bit eingestellt
- Größe der Adressseiten festgelegt auf 4 GByte - 32 Bits
Sie können in der Einstellung Avalon Memory Mapped Adressbreite 64-Bit einstellen, dann ist die Adressübersetzung nicht erforderlich. Andernfalls können Sie in der Einstellung für die Größe der Adressseiten auf 2 GByte - 31 Bit oder niedriger setzen.
Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 18.0 behoben.