Artikel-ID: 000076773 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 07.04.2014

Wie werden die I/O-Pins, die von der Quartus II Software zu NC migrieren, bei der Kompilierung eines Designs, das auf Arria V-, Cyclone V- oder Stratix V-Geräte ausgerichtet ist, mit ausgewählten Migrationsgeräten konfiguriert?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Bei der Kompilierung eines Designs, das auf Arria® V-, Cyclone® V- oder Stratix® V-Geräte ausgerichtet ist, bei ausgewählten Migrationsgeräten werden I/O-Pins, die zu NC migrieren, gemäß den geräteweiten nicht verwendeten Pin-Einstellungen des Projekts konfiguriert in der Quartus® II Software. Standardmäßig ist dies auf "Als Eingabe tri-angegeben mit schwachem Pull-up" eingestellt.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 15 Produkte

เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E
Cyclone® V SE SoC-FPGA
Cyclone® V SX SoC-FPGA

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.