Beschreibung
Intel® Cyclone® V GT Development Kit wird bei der Verwendung von komprimiertem Bitstrom im Flash nicht konfiguriert, da Intel® MAX®V eines der MSEL-Bit mit 0 verknüpft hat.
Lösung
Ändern Sie das Intel® Max® V Design auf pfl_control.vhd, das sich im Ordner "hdl" im Installationsverzeichnis des Development Kit befindet.
Gehen Sie zu Zeile 397, was Sie beobachten werden (msel < = "ZZZ0Z"- ;). Ändern Sie sie in (msel <= "ZZZZZ"-;).
Dadurch kann das MSEL entsprechend dem DIPSW (DIP Switch) auf dem Mainboard ausgewählt werden. Stellen Sie sicher, dass die MSEL-Auswahl entsprechend dem Konfigurationsmodus korrekt ist.