Kritisches Problem
Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Version 20.1 Software, dem Designbeispiel, das von der 25G-Ethernet-Intel® Stratix® 10 generiert wird
FPGA IP mit dynamischer Neukonfiguration und AKTIVIERTem PTP hängt, wenn sie entweder mit dem Synopsys* VCS* Simulator oder dem Cadence* Xcelium*/NCSIM* Simulator simuliert wird.
Um dieses Problem zu vermeiden, ist der Benutzer verpflichtet, den Mentor* Modelsim* Simulator zu verwenden, um das Designbeispiel zu simulieren.
Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition v20.3 Software behoben.