Artikel-ID: 000076737 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.10.2020

Warum hängt die 25G-Ethernet-Intel® Stratix®-10-FPGA-IP-Design-Beispielsimulation auf?

Umgebung

    Intel® Quartus® Prime Pro Edition
    25G Ethernet Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Version 20.1 Software, dem Designbeispiel, das von der 25G-Ethernet-Intel® Stratix® 10 generiert wird
FPGA IP mit dynamischer Neukonfiguration und AKTIVIERTem PTP hängt, wenn sie entweder mit dem Synopsys* VCS* Simulator oder dem Cadence* Xcelium*/NCSIM* Simulator simuliert wird.

Lösung

Um dieses Problem zu vermeiden, ist der Benutzer verpflichtet, den Mentor* Modelsim* Simulator zu verwenden, um das Designbeispiel zu simulieren.

Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition v20.3 Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.