Bei Ausrichtung auf die Intel® Arria® 10, Intel® Cyclone® 10 GX oder Intel® Stratix® 10 teilen sich die JESD204B IP-Designbeispielkomponenten (IOPLL/Core PLL und ATX PLL) dieselbe Referenztaktfrequenz mit dem CDR-Referenztakt.
Möglicherweise sehen Sie Fehler in der Intel® Quartus® Prime Pro Edition Software v17.0 oder neuer während der JESD204B IP-Design-Beispielgeneration oder -Kompilierung. Dies ist darauf zurückzuführen, dass die ausgewählte Referenztaktfrequenz für andere Designbeispielkomponenten nicht gültig ist.
Die folgenden Beispiele sind Fehlermeldungen, die möglicherweise angezeigt werden:
Fehler: altjesd_ed_qsys_RX_TX_xcvr_atx_pll_0.xcvr_atx_pll_0: "N-Zähler" (atx_pll_ref_clk_div) 0 ist außer Reichweite: 1-2, 4, 8
Fehler: altjesd_ed_qsys_RX_TX_xcvr_atx_pll_0.xcvr_atx_pll_0: "PLL auto mode reference clock frequency (Integer)" (set_auto_reference_clock_frequency) 34.5 ist außer Reichweite
Fehler: qsys-generate fehlgeschlagen mit Exit Code 3
Fehler: altjesd_ed_qsys_RX_TX_core_pll.core_pll: Fehler beim Berechnen des Ausgabezählers 0 Frequenz-Dropdown-Werte: Freq-Liste konnte nicht abgerufen werden.
Fehler: altjesd_ed_qsys_RX_TX_core_pll.core_pll: Referenz-Taktfrequenz 780.878049 ist außerhalb des gesetzlichen Bereichs (10.0:750.0)
Fehler: altjesd_ed_qsys_RX_TX_core_pll.core_pll: "Reference Clock Frequency" (gui_reference_clock_frequency Referenz-Taktfrequenz) 780.878049 ist außer Reichweite: 10,0-750.0
Um dieses Problem zu umgehen, wählen Sie eine andere Referenz-Taktfrequenz aus der Dropdown-Liste PLL/CDR Reference Clock Frequency im JESD204B IP-Parametereditor und erstellen Sie das Designbeispiel erneut.