Artikel-ID: 000076728 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 05.05.2021

Wie kann ich eine Intel® Arria® 10 und Intel® Cyclone® 10 I/O-PLL mit der PLL neu konfigurieren, wenn die I/O-PLL nicht gesperrt werden kann?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • IOPLL Intel® FPGA IP
  • PLL Reconfig Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    PLL Reconfig IP überprüft derzeit den IO PLL Lock Status, bevor die Neukonfiguration gestartet werden kann. Dies führt dazu, dass die mgmt_wait_request so lange eingefügt wird, bis die IO PLL die Sperre erreicht hat.

    Lösung

    Um dieses Problem zu umgehen, bearbeiten Sie die .v-Datei unten im Projekt-IP-generierten Ordner und ändern Sie den Parameter WAIT_FOR_LOCK Wert von 1 zu 0. Dadurch wird die PLL-Ip neu konfiguriert , um den IOPLL-Lock-Status nicht zu überprüfen und das mgmt_waitrequest-Signal zu deaktivieren, wenn der Kern bereit ist.

    e/altera_pll_reconfig_top.v

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Cyclone® 10 FPGAs
    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.