Artikel-ID: 000076727 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.01.2020

Warum senden die Designbeispiele für die Intel® Stratix® 10 E-Tile Hard IP for Ethernet - 10 Gbit/s und 25 Gbit/s Varianten eine falsche Anzahl von Paketen?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Ethernet
    25G Ethernet Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn Sie die Intel® Quartus® Prime Pro Edition Software Version 19.2 oder früher verwenden, beim Erstellen eines Designbeispiels mit der Intel® Stratix® 10 E-Tile Hard IP for Ethernet – Basisvarianten mit 10 Gbit/s und 25 Gbit/s, die in festen und inkrementellen Modi ausgeführt werden, senden Sie eine falsche Anzahl von Paketen.

Lösung

Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software Version 19.2 oder älter zu beheben, stoppen Sie das ausgeführte Projekt und führen einen Neustart des Geräts durch.

Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Softwareversion 19.3 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs
เอฟพีจีเอ Intel® Stratix® 10 MX
เอฟพีจีเอ Intel® Stratix® 10 TX
Intel® Stratix® 10 DX FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.