Artikel-ID: 000076725 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 03.10.2014

Der RapidIO IP-Kern kann mit dem Aconfig-Pro Simulator nicht simuliert werden.

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Wenn Sie eine RapidIO IP-Core-Instanz in Qsys generieren und angeben Ausgabesprache VHDL, Ihr RapidIO IP-Kern kann nicht erfolgreich simuliert werden mit dem A abgestützten Simulator von A ab.

    Lesen Sie auch RapidIO IP-Core-Varianten mit einem Avalon-MM-Slave-Modul versagen in VHDL-Qsys Systeme.

    Lösung

    Dieses Problem hat keine Problemumgehung. Sie können den IP-Kern simulieren mit dem Mentor Graphics ModelSim Simulator, dem Cadence NCSIM Simulator, oder stattdessen den Synopsys VCS-MX-Simulator.

    Dieses Problem wird in einer zukünftigen Version des RapidIO behoben IP-Kern.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.