Bei der Simulierung Ihres PCI Express-Kerns® stellen Sie möglicherweise fest, dass der PCI-Express-Kern ordnungsgemäß aus dem Reset zu kommen scheint und die Link-Initialisierung beginnt, aber die Link-Initialisierung nicht vollständig abgeschlossen hat und der tx_out[n] Port scheint sich kontinuierlich im HiZ-Zustand zu befinden.
Dies kann das Ergebnis Ihrer Testbench-Konfiguration sein, insbesondere der Konfiguration des test_in-Bus, um die serielle Simulation zu beschleunigen.
Um dieses Problem zu beheben, konfigurieren Sie Ihren Testbench, um die Link-Initialisierung zu beschleunigen, indem Sie test_in[0] = 1 einstellen.
Für die Simulation wird empfohlen, test_in[39:0] = 0x0AD oder 0x0A9 einzustellen.
Die Bedeutung dieser Bits ist unten aufgeführt:
[7] = Deaktivieren der Energieverwaltung
[5] = Deaktivieren des Kerns beim Aufrufen des Compliance-Modus
[3] = FPGA-Modus
[2] = Deaktivieren des Scrambling
[0] = Beschleunigung der seriellen Simulation
