Artikel-ID: 000076685 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.08.2012

Warum ist die tx_out meines PCI-Express-Kerns während der Simulation immer HiZ?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Bei der Simulierung Ihres PCI Express-Kerns® stellen Sie möglicherweise fest, dass der PCI-Express-Kern ordnungsgemäß aus dem Reset zu kommen scheint und die Link-Initialisierung beginnt, aber die Link-Initialisierung nicht vollständig abgeschlossen hat und der tx_out[n] Port scheint sich kontinuierlich im HiZ-Zustand zu befinden.

Dies kann das Ergebnis Ihrer Testbench-Konfiguration sein, insbesondere der Konfiguration des test_in-Bus, um die serielle Simulation zu beschleunigen.

Lösung

Um dieses Problem zu beheben, konfigurieren Sie Ihren Testbench, um die Link-Initialisierung zu beschleunigen, indem Sie test_in[0] = 1 einstellen.

Für die Simulation wird empfohlen, test_in[39:0] = 0x0AD oder 0x0A9 einzustellen.

Die Bedeutung dieser Bits ist unten aufgeführt:

[7] = Deaktivieren der Energieverwaltung

[5] = Deaktivieren des Kerns beim Aufrufen des Compliance-Modus

[3] = FPGA-Modus

[2] = Deaktivieren des Scrambling

[0] = Beschleunigung der seriellen Simulation

 

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® V GT

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.