Artikel-ID: 000076677 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.10.2020

Wird der Parameter Ready Latency unterstützt, wenn die E-Tile Hard IP for Ethernet Intel® FPGA IP Core im 100G-Modus mit aktiviertem PTP verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
  • Niedrige Latenz 100G Ethernet Intel® FPGA IP für Arria® 10 und Stratix® V
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Fehlers in der Intel® Quartus® Prime Pro Edition Software ermöglicht die E-Tile Hard IP für Ethernet Intel® FPGA IP Core im 100G-Modus fälschlicherweise die Auswahl des Parameters Ready Latency , wenn der PTP-Modus aktiviert ist.
    Der Parameter Ready Latency wird in der E-Tile Hard IP for Ethernet Intel® FPGA IP Core im 100G-Modus nicht unterstützt, wenn PTP aktiviert ist?

    Bei der Verwendung der E-Tile Hard IP für Ethernet Intel® FPGA IP Core im 100G-Modus mit aktiviertem PTP ist die Ready Latency auf Null festgelegt.

    Lösung

    Für dieses Problem besteht keine Problemumgehung.

    Dieses Problem wurde ab der Version v20.2 der Intel® Quartus® Prime Pro Edition Software behoben, indem der Parameter Ready Latency aus der IP-GUI entfernt wird, wenn der PTP-Modus ausgewählt ist.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Intel® Stratix® 10 DX FPGA
    Intel® Agilex™ 7 FPGAs und SoC-FPGAs der F-Reihe
    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.