Artikel-ID: 000076655 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 19.03.2013

Warnung: Der DPA-Takt des SERDES-Empfängeratoms "rx[0]" wird von PLL "xxxxxxx" mit nicht näher spezifizierten dpa_multiply_by und dpa_divide_by Parametern angetrieben

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn Sie die ALTLVDS-Megafunktion im Modus "External PLL" verwenden, erhalten Sie möglicherweise die folgende Warnung:

 

Warnung: Der DPA-Takt des SERDES-Empfängeratoms "rx[0]" wird von PLL "xxxxxxx" mit nicht näher spezifizierten dpa_multiply_by und dpa_divide_by Parametern angetrieben

 

Wenn Sie die ALTLVDS-Megafunktion im Modus "External PLL" verwenden, muss die ALTPLL-Megafunktion über eine Methode verfügen, um die in DPA-Anwendungen erforderlichen dpa_multiply_by und dpa_divide_by Parameter anzugeben. Diese Parameter müssen mit den entsprechenden clk_multiply_by/divide_by-Parametern für die Taktfrequenz eingestellt sein, die den AltLVDS-Taktport speist (d. h. Hochgeschwindigkeits-Taktfrequenz, die der Datenrate entspricht). Wenn die AltPLL-Megafunktion keine Kontrollkästchen auf der Seite der Output Clocks-Einstellungen hat, die auf "Diese Takteinstellungen für die DPA-Uhr verwenden" steht, müssen Sie die generierte ALTPLL-Instanz manuell bearbeiten und die dpa_multiply_by/dpa_divide_by Parameter festlegen.

 

Die folgenden Beispiele nehmen an, dass Ihre Einstellungen für Multiplikation und Aufteilung 10 bzw. 1 sind.

 

- Beispiel einer manuellen Bearbeitung auf der generischen Karte der ALTPLL-Komponentendeklaration (VHDL)

                           dpa_multiply_by: Integer;

                              dpa_divide_by: Integer;

 

--Beispiel für manuelle Bearbeitung auf die generische ALTPLL-Datei (VHDL)

                        dpa_multiply_by=> 10,   -- Stellen Sie diese einstellungen entsprechend Ihren PLL-Einstellungen ein

                           dpa_divide_by=> 1,     -- Stellen Sie diese einstellungen entsprechend Ihren PLL-Einstellungen ein

 

-- Beispiel einer manuellen Bearbeitung zum ALTPLL-Defparam (Verilog)

  altpll_component.dpa_multiply_by = 10,

altpll_component.dpa_divide_by = 1,

 

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

เอฟพีจีเอ Arria® II GX
Stratix® III FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.