Wenn eine korrekt parameterisierte Arria® 10-DDR4-Schnittstelle für eine Speichertaktfrequenz von 1200 MHz in einem Gerät mit einer Geschwindigkeit von -1 Arria 10 FPGA konfiguriert ist, können einige Konfigurationen kleine Verletzungen der Leseaufnahme-Zeiterfassung in TimeQuest Report DDR anzeigen.
Hier sind einige Techniken zur Verbesserung der Zeitlichen Margen bei der Leseaufzeichnung. Diese gelten für jede DDR4 IP-Konfiguration und nicht nur für den 1200-MHz-Betrieb.
1) DBI lesen: Wählen Sie die Parameteroption DDR4 IP Memory Tab Read DBI aus. Stellen Sie auch sicher, dass Sie für Ihre Konfigurations- und Betriebsfrequenz den richtigen Parameter für die Speicher-CAS-Latenzeinstellung für Lese-DBI aus der Datenblatt-Geschwindigkeits-Bin-Tabelle des DDR4-Speichergeräts auswählen.
2) Skew der DQS-Gruppe: Reduzieren Sie den Wert des maximalen Systemverzerrungs innerhalb der DQS-Gruppe unter der Registerkarte DDR4 IP-Mainboard . Die Standardeinstellung ist auf 20ps eingestellt, aber niedrigere Skews sind mit sorgfältigem PCB-Layout zu erreichen.
3) Verwenden Sie ein DDR4-Speichergerät mit schnellerer Geschwindigkeit.
4) Periodische OCT-Rekalibrierung: Betreiben Sie die DDR4-Speicher-IP in einer Konfiguration, in der die periodische OCT-Rekalibrierung unterstützt wird. Lesen Sie das Meldungsfenster für die Parameterisierung im QSYS-Parametereditor. Es wird eine Meldung angezeigt, ob die Periodische OKTOBER-Neukalibrierung aktiviert ist.
Nicht alle DDR4-Konfigurationen unterstützen diese Funktion. Beachten Sie, dass, wenn die periodische OCT-Rekalibrierung aktiviert ist, die Benutzeranwendung für einen kurzen Zeitraum, wenn die Neukalibrierung auftritt, den Zugriff der Benutzeranwendung auf den DDR4-Speicher hindert.
Weitere Informationen finden Sie im Abschnitt zur periodischen ÜLG-Neukalibrierung in Kapitel 2 des EMIF-Handbuchs Band 3 , wo die Berechnung dieser Verzögerung erläutert wird.
In den DDR4-Speichervoreinstellungen führt die Standardkonfiguration dazu, dass die periodische OCT-Neukalibrierung deaktiviert wird. So aktivieren Sie sie:
- Deaktivieren Sie den Parameter FPGA I/O-Registerkarte Standard-I/O-Einstellungen verwenden.
- Ändern Sie für Address/Command und Memory Clock den I/O-Standard auf SSTL-12 Class I und setzen Sie den Ausgabemodus auf "Current Strength".
Führen Sie Mainboard-Level-Simulationen durch, um die Signalintegrität, Laufwerksstärke und Beendigungen für Ihre Schnittstelle zu verbessern.