Bei einem auf Stratix® V DDR3 UniPHY basierenden Design sehen Sie möglicherweise Timing-Verletzungen an Datenpfaden zwischen der c2p_write_clk und den pll_write_clk Clock-Domains.
Um diese "Hold Timing"-Verletzungen zu beheben, führen Sie die folgenden Schritte durch:
1) In der IP-generierten <IP_variation_name>if0_pll0.sv-Datei, einstellen
Parameter WRITE_CLK_PHASE = "938 PS"
2) In der IP-generierten <IP_variation_name>if0_p0_parameters.tcl-Datei festlegen
einstellen::GLOBAL_mem_if_ddr3_emif_example_design_example_if0_p0_pll_phase(PLL_WRITE_CLK) 270.0