Artikel-ID: 000076636 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 19.05.2017

Warum werden meine nicht veröffentlichten TLPs nicht auf der empfangenden AVST-Schnittstelle angezeigt?

Umgebung

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wie in den Benutzerhandbüchern für die Hard IP für PCI Express* Avalon-ST Interface beschrieben, wird die rx_st_mask Eingabe alle nicht veröffentlichten TLPs beim Einfügen angehalten.

    Lösung

    Um dieses Problem zu umgehen, stellen Sie sicher, dass die rx_st_mask-Eingabe zurückgesetzt wird, wenn Sie nicht gepostete TLPs auf der AVST Rx-Schnittstelle erhalten möchten.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 12 Produkte

    Stratix® V FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs
    เอฟพีจีเอ Stratix® IV GX
    Intel® Arria® 10 FPGAs und SoC FPGAs
    Arria® V FPGAs und SoC FPGAs
    Arria® II FPGAs
    เอฟพีจีเอ Cyclone® IV GX
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Cyclone® V GX
    Cyclone® V ST SoC-FPGA
    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Stratix® IV GT

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.