Artikel-ID: 000076634 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 24.07.2017

Warum das Beispieldesign für Ethernet 10G MAC 10M/100M/1G/10G mit niedriger Latenz das Timing auf mehreren Kanälen ausfallen kann?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Niedrige Latenz Ethernet 10G MAC Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die folgenden Varianten des Beispieldesigns intel® Low Latency Ethernet 10G MAC können das Timing fehlschlagen, wenn die Anzahl des Kanals mehr oder gleich 7 ist.
    1. 10M/100M/1G/10G Ethernet
    2. 10M/100M/1G/10G Ethernet mit 1588
    3. 1G/10G-Ethernet
    4. 1G/10G-Ethernet mit 1588

    Lösung

    Dieses Problem wurde ab version Quartus® Prime Software 17.0 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Intel® Arria® 10 GX
    Arria® V FPGAs und SoC FPGAs
    Stratix® V FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.