Artikel-ID: 000076621 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.03.2020

Warum weist das Designbeispiel der Intel® Stratix® 10 E-Tile Hard IP for Ethernet - 10 Gbit/s und 25 Gbit/s Varianten falsche Referenz-Takt-Pinzuweisungen auf?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
  • 25G Ethernet Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    In der Intel® Quartus® Prime Pro Edition Software Version 19.2 oder früher wird bei der Erstellung eines Design-Beispiels mit der Intel® Stratix® 10 E-Tile Hard IP for Ethernet – 10 Gbit/s und 25 Gbit/s Basisvarianten die Standard-Referenz-Taktfrequenz in der GUI für geistiges Eigentum mit 322 MHz festgelegt. Wenn das Design-Beispiel jedoch generiert wird, wird die Referenz-Taktfrequenz (i_clk_ref) PIN_AN13 des Intel® Stratix® 10 TX Signal Integrity Devkit mit einer Frequenz von 156 MHz zugeordnet. Daher funktioniert das Design-Beispiel nicht korrekt.

    Lösung

    Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software Version 19.2 oder früher zu beheben, ändern Sie die QSF-Zuweisung des Referenztakts (i_clk_ref) auf PIN_AN15 auf dem Intel® Stratix® 10 TX Signal Integrity Devkit, der eine Standardfrequenz von 322 MHz hat, oder ändern Sie die Referenztaktfrequenz in der IP-GUI auf 156 MHz.

    Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 19.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 TX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.