Für Debugging-Zwecke ist es manchmal sinnvoll, die I/O-Verzögerungsschritte externer Speichersignale (z. B. mem_clk Verzögerungsschritte) der Intel® UniPHY IP-Controller unter Verwendung des Engineering Change Order (ECO) Flusses zu ändern.
Unten sehen Sie beispielsweise die Schritte zur Änderung der D5-Verzögerung.
1. Öffnen Sie den Pin-Planer, wählen Sie die mem_clk Stiftkontakte, die Sie verzögern möchten, und klicken Sie mit der rechten Maustaste und wählen Sie Knoten suchen > im Ressourceneigenschaften-Viewer suchen.
2. Wählen Sie im Ressourceneigenschaften-Viewer alle mem_clk Pin aus.
3. Wählen Sie das Pad in den Eigenschaftenfenstern aus, suchen Sie die Verzögerungskette D5 und wählen Sie einen neuen Wert aus.
4. Sobald Sie den Wert D5 ausgewählt haben, gehen Sie zum Ressourceneigenschaften-Viewer und wählen Sie Alle Netlist-Änderungen überprüfen und speichern.
5. Führen Sie den Assembler aus, um die neue Programmier-.sof-Datei erneut zu erstellen.