Die LPDDR2 IP verfügt über eine Funktion namens DQS-Tracking, die sich auf die für die Benutzeranwendung verfügbare Bandbreite auswirkt. DQS-Tracking ist erforderlich, um das korrekte Signal-Timing beizubehalten, um sicherzustellen, dass die Daten von einem LPDDR2-Lesezugriff bei allen Speichertaktfrequenzen korrekt im FPGA abgetastet werden.
Die DQS-Verfolgung besteht aus zwei Teilen:
- Beispiel: Nach jedem Speicheraktualisierungszyklus wird ein DQS-Beispiel entnommen
- Update: Wenn genügend Proben entnommen wurden, tritt ein DQS-Tracking-Update-Zyklus auf, der mehrere Mikrosekunden in Anspruch nehmen kann. Ihre Dauer hängt von der Breite der Schnittstelle ab, da die DQS-I/O-Verzögerungen sequentiell aktualisiert werden. Während eines DQS-Tracking-Updates sind die Zugriffe auf den LPDDR2-Controller Avalon Bus inaktiv. Die IP erlaubt es dem Benutzer nicht, das DQS-Tracking-Update zu planen.
Es wird dringend empfohlen, RTL-Simulationen Ihrer Zugriffsmuster durchzuführen, um die Auswirkungen der DQS-Verfolgung und mögliche Auswirkungen auf die Funktionalität oder Effizienz Ihres Systems zu bewerten.
Wenn LPDDR2 für Ihre Anwendung geeignet ist, wird empfohlen, die DDR3L-Lösung mit dem niedrigsten Energieverbrauch zu betrachten, bei der die DQS-Verfolgungsanforderung frequenzabhängig ist und es Optionen gibt, sie wie in dieser KDB beschrieben zu deaktivieren.