Artikel-ID: 000076604 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.11.2011

Von VHDL generiertes Fileset kann auf Syntheseprobleme für externe UniPHY-Speicherschnittstellen stoßen

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Ein Fehler im VHDL-generierten Wrapper für das Synthese-Fileset kann zu einer Vielzahl von Syntheseproblemen führen.

Lösung

Die Problemumgehung für dieses Problem besteht darin, den generierten Wrapper zu öffnen. datei in einem Texteditor und ersetzen Sie alle Ports des Formulars std_logic_vector(0 downto 0) durch std_logic .

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.