Beschreibung
Möglicherweise wird die oben genannte Warnung beim Simulieren eines VHDL-basierten DDR3 UniPHY-Speichercontrollers mit ModelSim angezeigt. Wenn der DDR3 Speichercontroller in VHDL generiert wird, werden alle Verilog- und SystemVerilog-Untermodule verschlüsselt, um die Simulation mit einem Einzelsprachen-Simulator zu ermöglichen. Wenn im verschlüsselten Fileset eine Warnung auftritt, wird eine kryptische Nachricht wie die oben beschrieben generiert.
Lösung
Stellen Sie sicher, dass die DDR3-Dateien in der Reihenfolge kompiliert werden, die in der Datei msim_setup.tcl im Verzeichnis _sim angegeben ist. Alle Dateien, die außerhalb der Reihenfolge kompiliert werden, können zu der oben genannten Warnung führen.
Wenn Sie nach der Kompilierung der Dateien in der richtigen Reihenfolge weiterhin die oben genannte Warnung sehen, müssen Sie einen Verilog-basierten DDR3 UniPHY Speichercontroller erstellen und die unverschlüsselten Verilog- und SystemVerilog-Dateien anstelle des verschlüsselten Fileset verwenden, um die Quelle der Warnung zu isolieren. Dies erfordert einen zweisprachige Simulator wie ModelSim SE.