Artikel-ID: 000076584 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.10.2020

Warum kann die E-Tile Hard IP für Ethernet die RX PCS-Ausrichtung nicht erreichen und bei der dynamischen Neukonfiguration von 100 GbE MAC-PCs mit RS-REC-Variante auf 100-GbE-MAC-PCs ohne RS-FEC erfolgreich verbunden werden?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Transceiver PHY Reset-Controller Intel® FPGA IP
    Ethernet
    Stratix® 10 20 Transceiver PHY Reset-Controller
    Transceiver Reconfiguration Controller Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund eines Fehlers im E-Tile Hard IP Benutzerhandbuch ist ein Reset-Controller-Register, das beim Wechsel von 100G MAC PCS mit RS-FEC auf 100G MAC PCS-Modus erforderlich ist, nicht dokumentiert.


Der E-Tile RS-FEC verfügt über einen Port , der rsfec_signal_ok genannt wird. Bei der dynamischen Neukonfiguration von einem Modus in einen anderen wartet der Reset-Controller, bis dieses Signal als Teil der Reset-Sequenz geltend macht. Im Nicht-RS-FEC-Modus wird dieses Signal jedoch nicht geltend machen. Dies führt dazu, dass der Kanal beim Umschalten von 100G RS-FEC-Modus in den nicht RS-FEC-Modus nicht zurückgesetzt wird.

Bit[5] des Registers für nicht dokumentierten Reset-Controller an der Adresse 0x313 weist den Reset-Controller an, den rsfec_signal_ok Port zu ignorieren.

Lösung

Dieses nicht dokumentierte E-Tile-Reset-Controller-Register wird im E-Tile 100G Ethernet Dynamic Reconfiguration Design Beispiel korrekt verwendet.

  • Beim Wechsel von 100G MAC PCS mit RS-FEC auf 100G MAC PCS ohne RS-FEC-Modus festgelegtes Bit[5] des Register-0x313
  • Beim Wechsel von 100G MAC PCS ohne RS-FEC auf 100G MAC PCS mit RS-FEC Clear Bit[5] des Register-0x313

Diese fehlenden Informationen wurden zur Version hinzugefügt und werden zur UG-20160|2020.12.14 des Benutzerhandbuchs E-Tile Hard IP for Ethernet hinzugefügt.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.