Artikel-ID: 000076579 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.03.2020

Warum kann der Intel® Stratix® 10 H-Tile Avalon® Streaming (Avalon-ST) für PCI Express* mit mehreren aktivierten PFs nicht gestartet werden?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Avalon-ST Intel® Stratix® 10 Hard IP für PCI Express*
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Die Intel® Stratix® 10 H-Tile Avalon® Streaming (Avalon-ST) für PCI Express* Hard IP unterstützt 4 physikalische Funktionen (PF0-PF3).

Für jede PF kann eine Erweiterungs-ROM-BAR aktiviert sein.

Aufgrund eines Fehlers in der PCIe* Hard IP RTL sind die Erweiterungs-ROM-BARs für PF2/PF3 immer aktiviert und ihre Größe ist auf 64 KB festgelegt. Dieser Fehler kann dazu führen, dass Systeme nicht starten.

Lösung

Intel® hat eine Soft-IP-Lösung in der Intel® Quartus® Prime Pro Version 19.1 Software implementiert, die mit 0x0000 auf alle Speicherlesungen reagiert, die vom Host initiiert wurden und auf die Erweiterungs-ROMs, die mit PF2/PF3 verbunden sind, ausgerichtet sind.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.