Artikel-ID: 000076578 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 06.07.2020

Warum fehlt beim Einsatz der Intel® FPGA P-Tile Avalon® Memory-Mapped IP für PCI* Express die Registerkarte "PCIe0 Link" in der GUI?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP für PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    In v20.1 der Intel® Quartus® Prime Pro Edition Software fehlt in der IP-GUI die Intel® FPGA P-Tile Avalon® memory-mapped IP for PCI* Express "PCIe0 Link".

    Dieses Problem hindert den Benutzer daran, den Referenztakt "Slot Clock" aus dem Anschluss zu aktivieren oder zu deaktivieren.

    Lösung

    Dieses Problem wurde ab Version 20.2 der Intel® Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
    Intel® Stratix® 10 DX FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.