Beschreibung
Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software erhalten Sie die oben genannte Fehlermeldung bei der Einstellung einer negativen Phasenverlagerung auf den Ausgabe-Takt in der PHY Lite für Parallel Interfaces Intel® Stratix® 10 FPGA IP.
Lösung
Um das Problem zu umgehen, setzen Sie nur positive Phasenverlagerung für ausgabe-Takte innerhalb der PHY Lite für Parallelschnittstellen Intel® Stratix® 10 FPGA IP.
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition Software behoben.