Artikel-ID: 000076566 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 11.02.2013

Interner Fehler: Subsystem: HSSI, Datei: /quartus/periph/hssi/hssi_logical_physical_mapping.cpp, Zeile: 563

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II-Softwareversion 12.1 und höher kann dieser interne Fehler auftreten, wenn mehrere Eingänge des rx_cdr_refclk-Ports auf dem Stratix® V Native PHY mit demselben Refclk-Pin verbunden sind.
    Dieser Fehler kann z. B. auftreten, wenn die Ports rx_cdr_refclk(0) und rx_cdr_refclk(1) beide mit Pin refclk1 verbunden sind.

    Lösung

    Um dieses Problem zu vermeiden, verbinden Sie jeden Takteingang der CDR-PLL mit einem eigenen Refclk-Pin .

    Dieses Problem wurde ab der Quartus® II-Softwareversion 13.0 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GT

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.