Artikel-ID: 000076563 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 03.02.2016

Warum sehe ich verlorene Lese- oder Schreibanfragen, wenn die Hard IP für PCI Express Avalon®-MM-DMA-Kern simuliert wird?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    Simulation
    DMA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems mit dem vom IP-Katalog oder Platform Designer generierten Testbench werden verlorene Transaktionen angezeigt, wenn Ihr Testproblem beim Lesen oder Schreiben vom Endgerät (zum Rootport) nahe dem Speicherplatz (zurück zur Rückseite) liegt. Dies gilt für den Avalon® Speicher, der mit DMA-Varianten zugeordnet ist.

Lösung

Um dieses Problem zu beheben, erhöhen Sie die Zeit zwischen Ihren Upstream-Anfragen.

Intel empfiehlt die Verwendung eines kommerziellen Root Port Bus Functional Model (BFM) von Drittanbietern zur Produktionsüberprüfung der PCIe Hard IP.

Dieses Problem wird voraussichtlich nicht in einer zukünftigen Intel® Quartus® Prime Software-Version behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 16 Produkte

เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Intel® Arria® 10 GT
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Intel® Arria® 10 GX
Intel® Arria® 10 GT SoC-FPGA
Cyclone® V SE SoC-FPGA
Cyclone® V SX SoC-FPGA

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.