Problem 338064: Volume 1, Kapitel 9 SEU-Risikominderung für Arria®-V-Geräte, Version 2015.06.12
Auf Seite 9-8 heißt es im Timing-Abschnitt:
Die CRC_ERROR-Pin wird bei der CRC-Berechnung für mind. 32 Taktzyklen immer niedrig gesteuerte. Wenn ein Fehler auftritt, wird der Pin hochgefahren, sobald die EMR aktualisiert wurde oder 32 Taktzyklen abgelaufen sind, je nachdem, welcher Fall der letzte ist. Daher können Sie damit beginnen, den Inhalt des EMR am ansteigenden Rand der CRC_ERROR-Pin zu verblenden. Der Pin bleibt hoch, bis der aktuelle Frame gelesen und dann für mindestens 32 Taktzyklen wieder niedrig gesteuerte wird.
Aber das ist falsch. Sie sollte folgendermaßen angeben:
Die CRC_ERROR-Stiftkontakte wird bei der CRC-Berechnung immer niedrig betrieben. Wenn ein Fehler auftritt, dauert der EDCRC-Hard-Block 32 Taktzyklen zur Aktualisierung der EMR, der Pin wird hochgefahren, sobald die EMR aktualisiert wird. Daher können Sie damit beginnen, den Inhalt des EMR am ansteigenden Rand der CRC_ERROR-Pin zu verblenden. Der Pin bleibt hoch, bis der aktuelle Frame gelesen und dann für 32 Takte wieder niedrig gesteuerte wird.
Abbildung 9-5 besagt die CRC-Berechnung (mind. 32 Taktzyklen), sollte aber die CRC-Berechnung (32 Taktzyklen) angeben.
Problem 162661: Konfigurations-, Designsicherheits- und Remote-System-Upgrades in Arria V-Geräten, Version 2013.6.11
Auf Seite 8-6 heißt es: "Die unterstützten Konfigurationsspannungen sind 2,5, 3,0 und 3,3 V für alle Arria V-Geräte, mit Ausnahme von Arria V GZ-Geräten. Die unterstützten Konfigurationsspannungen für Arria V GZ-Geräte beträgt 2,5 und 3,3 V."
Dies ist falsch, Arria V GZ-Geräte 2,5 und 3,0 V unterstützen.
Problem mit 156379: Taktnetzwerke und PLLs in Arria V-Geräten, Version 2013.05.06
Bei der automatischen Taktumschaltung gibt es zwei Aufzeichen für die Anforderungen, der erste ist falsch. Da steht:
"Beide Takteingänge müssen ausgeführt werden."
Der Zweck der automatischen Taktumschaltung besteht darin, zwischen Takten zu wechseln, wenn einer nicht mehr läuft. Die tatsächliche Anforderung besteht darin, dass beide Takte ausgeführt werden müssen, wenn der FPGA konfiguriert ist. Die Kugel sollte folgendes sagen:
"Beide Takteingänge müssen ausgeführt werden, wenn der FPGA konfiguriert ist."
Problem 137947: I/O-Funktionen in Arria V-Geräten, Version 2013.6.21
Tabelle 5-11 zeigt an, dass das 3,3-V-Eingangssignal nicht unterstützt wird, wenn VCCIO = 2,5 V in MuliTeroperabilität I/O-Unterstützung verwendet wird. Die Tabelle ist falsch, und der 2,5 V VCCIO kann ein 3,3 V Eingangssignal unterstützen.
Problem 140058: Datenblatt für Arria-V-Geräte, Version 3.3
Fout für ein Gerät mit -3 Geschwindigkeit fehlt Tabelle 25. Fout für ein Gerät mit -3 Geschwindigkeit ist das gleiche wie ein Gerät mit -4 Geschwindigkeit.
Problem 87336: I/O-Funktionen in Arria V-Geräten, Version 2012.12.04
In Tabelle 5.24 zeigt der wählbare I/O-Standard für Rt OCT mit Kalibrierung, dass das Rt OCT der SSTL-15 Klasse I, Klasse II und SSTL-15 () 20/25/30/40/50/60/120 falsch ist. Die Tabelle wird aktualisiert, um Folgendes widerzuspiegeln:
Das Rt OCT mit der Kalibrierung nach folgendem I/O-Standard sollte korrigiert werden:
SSTL-15 Klasse I – 50 Fahrzeuge
SSTL-15 Klasse II – 50 Fahrzeuge
SSTL-15 – 20, 30, 40, 60, 120 Ohms
Behobene Probleme:
Problem 41645: Geräteschnittstellen und Integrationsgrundsätze für Arria V Geräte, Version 1.2
Dieses Kapitel wurde in das Gerätehandbuch integriert, Updates umfassen die Entfernung von 1,8 V als gültiges Netzteil für die aktive serielle Konfiguration.
Problem 44730: I/O-Funktionen in Arria V-Geräten, Version 1.2
OKTOBER für 1,5 V LVCMOS-Ausgänge wird unterstützt.
Problem 32735: I/O-Funktionen in Arria V-Geräten, Version 1.0
Hinweis 2 für Tabelle 5-4 aktualisiert, um die Verwendung der On-Chip-Clamp-Diode zu empfehlen, wenn das Eingangssignal 3,0 V oder 3,3 V beträgt.
Problem 391244: I/O-Funktionen in Arria V-Geräten, Version 1.0
Tabelle 5-3 wurde aktualisiert, um anzuzeigen, dass die einzige unterstützte aktuelle Stärke für 3,3 V LVCMOS 2 mA ist.
Problem 391245: I/O-Funktionen in Arria V-Geräten, Version 1.0
Tabelle 5-3 wurde aktualisiert, um die unterstützten aktuellen Stärken für 3,3 V LVTTL mit 4 mA und 8 mA anzuzeigen.