Artikel-ID: 000076534 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.10.2020

Warum sehe ich eine große Anzahl von Warnungen im Zusammenhang mit RAM-Blöcken, die beim Kompilieren eines Intel® Stratix® 10 FPGA oder Intel Agilex® 7-Design mit dem JESD204C-Intel® FPGA IP im RX-Simplex-Modus synthesen werden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • JESD204B Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Bei der Kompilierung eines Designs mit der JESD204C-Intel® FPGA IP im RX-Simplex-Modus, die auf Intel® Stratix® 10 Geräte mit E-Tile-Transceivern oder Intel Agilex® 7 Geräten abzielen, die die Intel® Quartus® Prime Pro Edition Software Version 19.2 und neuer verwenden, können Sie Warnungen wie die unten gezeigten sehen.

     

    Die folgenden Warnungen beziehen sich auf Signale rx_eb_data_soemb_out_w_w[L-1:0] und rx_eb_data_somb_out_w_w[L-1:0] und können sicher ignoriert werden, da nur Bit [0] von jedem als Eingabe in die Transportschicht verwendet wird.

    Warnung(14320): Syntheseknoten "u_j204c_rx_tx_ss | j204c_rx_tx_ip | intel_jesd204c | intel_jesd204c | j204c_rx_base_inst | j204c_rx_ll_top_inst | rx_ll_per_lane_inst[0].j204c_rx_eb_inst | j204c_eb_fifo | j204c_rx_eb_fifo_noecc_inst | j204c_rx_eb_fifo_noecc | scfifo_component | auto_generated | dpfifo | FIFOram | altera_syncram_impl1 | q_b[129]"

    Warnung(14320): Syntheseknoten "u_j204c_rx_tx_ss | j204c_rx_tx_ip | intel_jesd204c | intel_jesd204c | j204c_rx_base_inst | j204c_rx_ll_top_inst | rx_ll_per_lane_inst[0].j204c_rx_eb_inst | j204c_eb_fifo | j204c_rx_eb_fifo_noecc_inst | j204c_rx_eb_fifo_noecc | scfifo_component | auto_generated | dpfifo | FIFOram | altera_syncram_impl1 | q_b[130]"

     

    Die folgenden Warnungen beziehen sich auf Signale j204c_rx_cmd_data [18:7], wenn die Sync-Header-Konfiguration CRC-12 ist.

    Diese können jedoch sicher ignoriert werden, da die CRC-12-Konfiguration nur die niedrigeren 7 Bits verwendet (daher werden 12 Signale entfernt synthetische).

    Warnung(14320): Syntheseknoten "u_j204c_rx_tx_ss | j204c_rx_tx_ip | intel_jesd204c | intel_jesd204c | j204c_rx_base_inst | j204c_rx_ll_top_inst | rx_ll_per_lane_inst[0].j204c_rx_eb_inst | j204c_eb_fifo | j204c_rx_eb_fifo_noecc_inst | j204c_rx_eb_fifo_noecc | scfifo_component | auto_generated | dpfifo | FIFOram | altera_syncram_impl1 | q_b[138]"

    Warnung(14320): Syntheseknoten "u_j204c_rx_tx_ss | j204c_rx_tx_ip | intel_jesd204c | intel_jesd204c | j204c_rx_base_inst | j204c_rx_ll_top_inst | rx_ll_per_lane_inst[0].j204c_rx_eb_inst | j204c_eb_fifo | j204c_rx_eb_fifo_noecc_inst | j204c_rx_eb_fifo_noecc | scfifo_component | auto_generated | dpfifo | FIFOram | altera_syncram_impl1 | q_b[139]"

    Warnung(14320): Syntheseknoten "u_j204c_rx_tx_ss | j204c_rx_tx_ip | intel_jesd204c | intel_jesd204c | j204c_rx_base_inst | j204c_rx_ll_top_inst | rx_ll_per_lane_inst[0].j204c_rx_eb_inst | j204c_eb_fifo | j204c_rx_eb_fifo_noecc_inst | j204c_rx_eb_fifo_noecc | scfifo_component | auto_generated | dpfifo | FIFOram | altera_syncram_impl1 | q_b[140]"

    Warnung(14320): Syntheseknoten "u_j204c_rx_tx_ss | j204c_rx_tx_ip | intel_jesd204c | intel_jesd204c | j204c_rx_base_inst | j204c_rx_ll_top_inst | rx_ll_per_lane_inst[0].j204c_rx_eb_inst | j204c_eb_fifo | j204c_rx_eb_fifo_noecc_inst | j204c_rx_eb_fifo_noecc | scfifo_component | auto_generated | dpfifo | FIFOram | altera_syncram_impl1 | q_b[141]"

    Warnung(14320): Syntheseknoten "u_j204c_rx_tx_ss | j204c_rx_tx_ip | intel_jesd204c | intel_jesd204c | j204c_rx_base_inst | j204c_rx_ll_top_inst | rx_ll_per_lane_inst[0].j204c_rx_eb_inst | j204c_eb_fifo | j204c_rx_eb_fifo_noecc_inst | j204c_rx_eb_fifo_noecc | scfifo_component | auto_generated | dpfifo | FIFOram | altera_syncram_impl1 | q_b[142]"

    Warnung(14320): Syntheseknoten "u_j204c_rx_tx_ss | j204c_rx_tx_ip | intel_jesd204c | intel_jesd204c | j204c_rx_base_inst | j204c_rx_ll_top_inst | rx_ll_per_lane_inst[0].j204c_rx_eb_inst | j204c_eb_fifo | j204c_rx_eb_fifo_noecc_inst | j204c_rx_eb_fifo_noecc | scfifo_component | auto_generated | dpfifo | FIFOram | altera_syncram_impl1 | q_b[143]"

    Warnung(14320): Syntheseknoten "u_j204c_rx_tx_ss | j204c_rx_tx_ip | intel_jesd204c | intel_jesd204c | j204c_rx_base_inst | j204c_rx_ll_top_inst | rx_ll_per_lane_inst[0].j204c_rx_eb_inst | j204c_eb_fifo | j204c_rx_eb_fifo_noecc_inst | j204c_rx_eb_fifo_noecc | scfifo_component | auto_generated | dpfifo | FIFOram | altera_syncram_impl1 | q_b[144]"

    Warnung(14320): Syntheseknoten "u_j204c_rx_tx_ss | j204c_rx_tx_ip | intel_jesd204c | intel_jesd204c | j204c_rx_base_inst | j204c_rx_ll_top_inst | rx_ll_per_lane_inst[0].j204c_rx_eb_inst | j204c_eb_fifo | j204c_rx_eb_fifo_noecc_inst | j204c_rx_eb_fifo_noecc | scfifo_component | auto_generated | dpfifo | FIFOram | altera_syncram_impl1 | q_b[145]"

    Warnung(14320): Syntheseknoten "u_j204c_rx_tx_ss | j204c_rx_tx_ip | intel_jesd204c | intel_jesd204c | j204c_rx_base_inst | j204c_rx_ll_top_inst | rx_ll_per_lane_inst[0].j204c_rx_eb_inst | j204c_eb_fifo | j204c_rx_eb_fifo_noecc_inst | j204c_rx_eb_fifo_noecc | scfifo_component | auto_generated | dpfifo | FIFOram | altera_syncram_impl1 | q_b[146]"

    Warnung(14320): Syntheseknoten "u_j204c_rx_tx_ss | j204c_rx_tx_ip | intel_jesd204c | intel_jesd204c | j204c_rx_base_inst | j204c_rx_ll_top_inst | rx_ll_per_lane_inst[0].j204c_rx_eb_inst | j204c_eb_fifo | j204c_rx_eb_fifo_noecc_inst | j204c_rx_eb_fifo_noecc | scfifo_component | auto_generated | dpfifo | FIFOram | altera_syncram_impl1 | q_b[147]"

    Warnung(14320): Syntheseknoten "u_j204c_rx_tx_ss | j204c_rx_tx_ip | intel_jesd204c | intel_jesd204c | j204c_rx_base_inst | j204c_rx_ll_top_inst | rx_ll_per_lane_inst[0].j204c_rx_eb_inst | j204c_eb_fifo | j204c_rx_eb_fifo_noecc_inst | j204c_rx_eb_fifo_noecc | scfifo_component | auto_generated | dpfifo | FIFOram | altera_syncram_impl1 | q_b[148]"

    Warnung(14320): Syntheseknoten "u_j204c_rx_tx_ss | j204c_rx_tx_ip | intel_jesd204c | intel_jesd204c | j204c_rx_base_inst | j204c_rx_ll_top_inst | rx_ll_per_lane_inst[0].j204c_rx_eb_inst | j204c_eb_fifo | j204c_rx_eb_fifo_noecc_inst | j204c_rx_eb_fifo_noecc | scfifo_component | auto_generated | dpfifo | FIFOram | altera_syncram_impl1 | q_b[149]"

    Lösung

    Diese Warnmeldungen werden erwartet und können sicher ignoriert werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 MX
    Intel® Agilex™ 7 FPGAs und SoC-FPGAs
    เอฟพีจีเอ Intel® Stratix® 10 TX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.