Artikel-ID: 000076533 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 23.09.2020

Wie verwende ich den channel_reset Port in der 25G-Ethernet-Intel® Stratix® 10-FPGA-IP?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • 25G Ethernet Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Fehlers im UG-20109-| 2020.04.13, es gibt keine Beschreibung channel_reset Ports für 25G-Ethernet-Intel® Stratix®-10-FPGA-IP. Der channel_reset Port ist eine Reset-Eingabe, die nur vorhanden ist, wenn die Option Enable 10G/25G Dynamic Rate Switching aktiviert ist. Bevor Sie eine Neukonfiguration zwischen den Geschwindigkeiten starten, bestätigen Sie dieses Signal, um die TX/RX-Datenpfade im Reset zu halten.

    Lösung

    Diese fehlenden Informationen wurden in der UG-20109-| 2020.07.29.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX
    Intel® Stratix® 10 GT SoC-FPGA
    เอฟพีจีเอ Intel® Stratix® 10 GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.