Artikel-ID: 000076526 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 22.07.2015

Wie behebe ich die illegalen Clock-Warnungen, die mit Clocktopld- und observablebyteserdesclock-Signalen auf Kanal 4 der PCIe x8 Hard IP-Implementierung verbunden sind?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Möglicherweise sehen Sie die folgenden Fehler auf physischem Kanal 4 von PCIe® x8 Hard-IP-Implementierung während der TimeQuest-Analyse.

     

    >|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[4].inst_sv_pcs_ch|inst_stratixv_hssi_8g_rx_pcs|wys|clocktopld

     

    |g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[4].inst_sv_pcs_ch|inst_stratixv_hssi_8g_rx_pcs|wys|observablebyteserdesclock

     

    Physikalischer Kanal Ch[4] in PCIe x8 hard IP Implementierung wird intern verwendet, aber nicht als Datenkanal.  Daher sollten diese illegalen Clock-Warnungen im Zusammenhang mit Ch[4] den Link-Vorgang nicht beeinflussen.

    Lösung

    Sie können diese Warnungen sicher ignorieren.

     

    Dieses Problem wird voraussichtlich nicht behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    เอฟพีจีเอ Stratix® V GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.