Artikel-ID: 000076521 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 25.06.2020

Warum wird der eingabeparallele Beendigungswert nicht im Intel® Quartus® Prime-Anschlussbericht für Eingabestifte und bidirektionale Pins angezeigt?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Externe Speicherschnittstellen für Intel® Arria® 10 FPGA IP
    Externe Speicherschnittstellen Intel® Stratix® 10 FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Ab der Intel® Quartus® Prime Pro Edition Softwareversion 19.3 werden Eingabe-Kündigungen unter Verwendung von parallelen ÜLG in der Intel Quartus Prime > Plan Stage > Eingabestifte oder Von-Eingabe-Pins als Input Termination = ON gemeldet.

Frühere Intel Quartus Prime Pro Edition Softwareversionen berichteten parallel ÜLG mit dem Beendigungswert. Ein Beispiel dafür ist Parallel 60 Sowie Kalibrierung.

Es ist keine Problemumgehung erforderlich, da es sich lediglich um ein Reporting-Problem handelt. Der Wert für die parallele Beendigung wird in den kompilierten Projektdateien korrekt mit dem Wert festgelegt, der im Zuweisungseditor oder im Fall von EMIF-IP wie in der generierten IP-QIP-Datei definiert wurde.

Lösung

Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition SoftwareVersion 20.1 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

เอฟพีจีเอ Intel® Cyclone® 10 GX
Intel® Arria® 10 FPGAs und SoC FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.