Artikel-ID: 000076519 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.05.2019

Können die Arria® 10 PHYLite und die Stratix® 10 PHYLite IPs zwei x4 DQ/DQS-Gruppen in einer I/O-Lane unterstützen?

Umgebung

    Intel® Quartus® Prime Pro Edition
    PHY Lite für parallele Schnittstellen Intel® Arria® 10 FPGA IP
    PHY Lite für parallele Schnittstellen Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Nein, die IPs Arria® 10 PHYLite und Stratix® 10 PHYLite können nicht zwei x4 DQ/DQS-Gruppen in einer I/O-Lane unterstützen. Jede x4 DQ/DQS-Gruppe muss in separaten E/A-Lanes platziert werden.

Lösung

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.