Artikel-ID: 000076518 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 11.09.2019

Fehler(18090): Externe Speicher- und PHYLite-Schnittstellen müssen gemeinsame Takt- und Reset-Signale teilen, wenn sie auf dieselbe I/O-Spalte beschränkt sind.

Umgebung

    Intel® Quartus® Prime Pro Edition
    Externe Speicherschnittstellen für Intel® Arria® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Software Version 19.2 oder älter wird die Fehlermeldung möglicherweise angezeigt, wenn Sie den gleichen Takt und die Rücksetzsignale nicht über mehrere Intel Arria® 10 EMIF IP in der gleichen I/O-Spalte teilen. Diese Meldung ist falsch. Sie können den Richtlinien folgen, die im Intel Arria 10 EMIF IP Benutzerhandbuch beschrieben sind. Um mehrere Schnittstellen in der gleichen I/O-Spalte zu platzieren, müssen Sie sicherstellen, dass die globalen Reset-Signale (global_reset_n) für jede einzelne Schnittstelle alle vom gleichen Eingabestift oder -signal stammen.

 

Lösung

Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.