Artikel-ID: 000076515 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 01.03.2021

Kann die MMR-Schnittstelle in Verbindung mit dem Effizienzmonitor in der externen Speicherschnittstelle verwendet werden Intel® FPGA IP?

Umgebung

  • Intel® Quartus® Prime Standard Edition
  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Lite Edition
  • Externe Speicherschnittstellen für Intel® Arria® 10 FPGA IP
  • Externe Speicherschnittstellen Intel® Stratix® 10 FPGA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund einer Einschränkung in der Intel® Quartus® Prime Edition-Software ist es nicht möglich, die MMR-Schnittstelle (Memory Mapped Configuration and Status Register) in Verbindung mit dem Efficiency Monitor zu aktivieren, wenn DDR3- oder DDR4-Schnittstellen mit der Intel FPGA IP für externe Speicherschnittstellen für Intel® Arria® 10, Intel® Cyclone® 10 GX oder Intel® Stratix® 10 Geräte implementiert werden.

    Die Aktivierung beider Optionen führt zu einem Fehler wie dem unten gezeigten:

    Fehler: Der Schnittstelle muss ein Taktgeber zugeordnet sein

    Lösung

    Es gibt keine geplante Lösung für diese Einschränkung.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Intel® Cyclone® 10 GX
    Intel® Arria® 10 FPGAs und SoC FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.