Aufgrund einer Einschränkung in der Intel® Quartus® Prime Edition-Software ist es nicht möglich, die MMR-Schnittstelle (Memory Mapped Configuration and Status Register) in Verbindung mit dem Efficiency Monitor zu aktivieren, wenn DDR3- oder DDR4-Schnittstellen mit der Intel FPGA IP für externe Speicherschnittstellen für Intel® Arria® 10, Intel® Cyclone® 10 GX oder Intel® Stratix® 10 Geräte implementiert werden.
Die Aktivierung beider Optionen führt zu einem Fehler wie dem unten gezeigten:
Fehler: Der Schnittstelle muss ein Taktgeber zugeordnet sein
Es gibt keine geplante Lösung für diese Einschränkung.