Um Schwankungen beim Einsatz des MAC-IP-Kerns mit geringer Latenz auf Intel® Arria® 10 Geräten zu minimieren, ist es wichtig sicherzustellen, dass die Advanced Transmit (ATX) Phase-Locked-Loop (PLL) und die fractional PLL (fPLL) platziert werden, damit sie den Eingangs-Referenztakt direkt aus dem Referenz-Taktpuffer beziehen können, ohne das Referenz-Takt-Netzwerk zu durchlaufen.
Für optimale Schwankungsleistung empfiehlt Intel, den Referenztakt so nahe wie möglich an der Übertragungs-PLL zu platzieren.
Verwenden Sie einen dedizierten Referenz-Taktstift in der gleichen Transceiver-Bank.
In jeder Transceiver-Bank sind zwei dedizierte Referenztaktstifte (Entclk)-Pins verfügbar. Der untere Entschließstift speist direkt den unteren ATX PLL, fPLL und CMU PLL. Der oberste Abklakstift speist direkt die oberen ATX PLL, fPLL und CMU PLL.
Verwenden Sie eine Standortbeschränkung, um sicherzustellen, dass sich die ATX PLL- und fPLLs an der optimalen oberen oder unteren Position befinden und an der von Ihnen gewählten dedizierten Kontaktstift-Position ausgerichtet sind.