Artikel-ID: 000076492 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 08.07.2020

Warum muss der JESD204 Intel® FPGA IP C nur im Basismodus, der in der Intel® Quartus® Prime Pro Edition Version 19.4 generiert wird, in Intel® Quartus® Prime Pro Edition Version 20.1 und höher verwendet werden?

Umgebung

    Intel® Quartus® Prime Pro Edition
    JESD204B Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Der JESD204C-Intel® FPGA IP in Intel® Quartus® Prime Pro Version 19.4 teilt sich den Synchronizer vom Transceiver (PHY).

Der JESD204C-Intel® FPGA IP im Basismodus enthält den Transceiver (PHY) nicht, was aufgrund fehlender Dateien für diesen Modus zu einem IP-Generationsfehler führt.

Lösung

Dieses Problem wurde in Intel® Quartus® Prime Pro Edition Softwareversion 20.1 und höher behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
เอฟพีจีเอ Intel® Stratix® 10 MX
เอฟพีจีเอ Intel® Stratix® 10 TX

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.