Artikel-ID: 000076491 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.04.2020

Warum sehe ich eine falsche Audiofrequenz-Ausgabe vom HDMI-Intel® FPGA IP RX-Kern, wenn der Fixed Rate Link (FRL)-Modus aktiviert ist?

Umgebung

    Intel® Quartus® Prime Pro Edition
    HDMI* Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund eines Problems mit dem HDMI-Intel® FPGA IP RX-Kern wird die Audioausgabe abgebrochen, wenn der FRL-Modus aktiviert ist.

Der interne Audio-Takt wird fälschlicherweise basierend auf der empfangenen Anzahl von Pixeln pro Takt (N) und CTS-Werten im FRL-Modus vom Link-Takt wiederhergestellt.

Das Audio funktioniert korrekt im Transition Minimized Differential Signaling (TMDS)-Modus.

Lösung

Im FRL-Modus ist für dieses Problem kein Problem verfügbar. Verwenden Sie nach Möglichkeit den TMDS-Modus.
Dieses Problem wurde in den Intel® Quartus® Prime Pro Edition Softwareversionen 20.1 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.