Artikel-ID: 000076464 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.06.2012

RapidIO IP Core Kundentestbench schlägt Simulation für einige Arria V-Varianten mit nicht übereinstimmender Referenztaktfrequenz fehl

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Der Testbench für eine RapidIO MegaCore-Funktion x1 5,00 Gbaud Abweichungen, die auf ein Arria V-Gerät ausgerichtet sind, können die Simulation ausfallen, da einer Referenztaktfrequenz, die dazu führt, dass Byte-Reihenfolgen nicht übereinstimmen vom RX-Transceiver.

Lösung

Um dieses Problem zu vermeiden, setzen Sie die Referenz-Taktfrequenz auf 200 MHz oder 500 MHz im RapidIO Parametereditor vor der Generierung Ihre RapidIO MegaCore-Funktion.

Dieses Problem wurde in Version 11.1 SP2 der RapidIO MegaCore behoben Funktion.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.