Beschreibung
Das rx_st_bardec Ausgangssignal funktioniert nicht korrekt für Root-Port-Varianten der Stratix® V Hard IP für PCI Express IP Core®. Das rx_st_bardec-Signal kann für den ersten Datenzyklus von MRd-, MWr-, IOWR- und IORD-TLPs nicht geltend machen, wenn die Adresse des TLP mit dem Adressbereich einer BAR übereinstimmt.
Lösung
Die Problemumgehung besteht darin, die BAR-Decodierungslogik für Root-Ports in der Benutzerlogik zu implementieren, um zu bestimmen, welche BAR (BAR0 oder BAR1) ein TLP-Ziel ist. Sie können die BAR-Einstellungen über die Konfigurationssoftware Ihres Root-Ports bestimmen. Alternativ können Sie auch die Einstellungen bestimmen, indem Sie die Konfigurations schreibvorgänge vom Typ 0 decodieren, die der Root-Port an Avalon-ST sendet, um die BAR-Register im Root-Port einzurichten.