Kritisches Problem
Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 20.3 wird dieser Fehler möglicherweise angezeigt, wenn Sie die Option "Export Address/Command parity error indicator" in der Intel Agilex® 7 FPGA DDR4 EMIF IP aktivieren.
Generieren Sie die Intel Agilex® 7 FPGA DDR4 EMIF IP , ohne dass die Option "Export Address/Command parity error indicator" aktiviert ist.
Öffnen Sie die IP-Datei (.ip) mit einem Texteditor und aktivieren Sie die Einstellung "AC_PARITY_LATENCY" mit gültigen Werten.
Ändern von :
DDR4_AC_PARITY_LATENCY_DISABLE
An:
DDR4_AC_PARITY_LATENCY_4
Die gültigen AC_PARITY_LATENCY werte sind 4, 5, 6 und 8.
Im Datenblatt des Speicheranbieters finden Sie weitere Einzelheiten zum Latenzwert der Adress-/Befehlsparitätslatenz.
Dann regenerieren Sie die IP mit der aktivierten Option "Export Address/Command Parity Error Indicator".
Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 20.4 behoben.