Kritisches Problem
Aufgrund eines Problems in der SoC EDS-Softwareversion 16.0 und früher können Datenfehler auf Cyclone® V SoC und Arria® V SoC HPS SDRAM-Schnittstellen im LPDDR2-Modus auftreten.
Hard- oder Soft-LPDDR2-Schnittstellen in FPGA Logik (nicht HPS) sind davon nicht betroffen.
Führen Sie die folgenden Schritte aus, um dieses Problem in der SoC EDS Software Version 16.0 und früher zu beheben.
Diese Problemumgehung setzt für den Altera HPS SDRAM-Controller im LPDDR2-Modus manuell die für Lese-Lese- und Schreib-Lesezugriffe benötigten werte, was die Leistung reduzieren kann.
1. Öffnen Sie die folgende Datei aus Ihrem HPS Preloader BSP: u-boot-socfpga/arch/arm/cpu/armv7/socfpga/sdram.c
2. Fügen Sie den Problemumgehungscode unten nach Zeile 1345 hinzu (u-boot 2013):
COMPARE_FAIL_ACTION
}
}
#endif
/**** Problemumgehung mit START für Die Einstellung Lese- und Lesezugriff auf Schreibverzögerung ****/
debug("manuelle Konfiguration von Lese- zum Schreiben von Verzögerungen \n");
register_offset = 0x501c;
/* Lesen Sie den ursprünglichen Registerwert */
reg_value = readl(SOCFPGA_SDR_ADDRESS register_offset);
reg_value = 0x44400000;
wenn (sdram_write_verify(register_offset, reg_value) == 1) {
status = 1;
COMPARE_FAIL_ACTION
}
/**** END-Problemumgehung****/
/* Wiederherstellen des SDR-PHY-Registers, falls gültig */
wenn (sdr_phy_reg != 0xffffffff)
Writel(sdr_phy_reg, SOCFPGA_SDR_ADDRESS
3. Regenerieren Sie den Software-Preloader , indem Sie make clean ausführen und dann make
Dieses Problem wird voraussichtlich in einer zukünftigen Version der SoC EDS-Software behoben werden.